多电压电平、多动态电路结构装置
2019-11-22

多电压电平、多动态电路结构装置

本发明揭示一种多电压电平、多动态电路结构装置和方法。在特定实施例中,所述方法包含响应于接收到经断言放电信号(124)而将第一动态电路结构(102)的第一放电电路(114)处的第一动态节点(130)放电。所述第一动态电路结构(102)包含处于第一电压电平(Vdd‑H)的所述第一动态节点(130)以及当接收到所述经断言放电信号(124)时被停用的第一保持器电路(106)。所述经断言放电信号(124)具有不同于所述第一电压电平(Vdd‑H)的第二电压电平(Vdd‑L)。响应于将所述第一动态节点(130)放电而启用第二动态电路结构(104)的第二保持器电路(108)以将所述第二动态电路结构(104)的第二动态节点(132)维持在所述第一电压电平(Vdd‑H)。

处理器核心610包含乘法器选择电路646和乘法器电路650。若干条乘法器选择线648耦合乘法器选择电路646与乘法器电路650。乘法器选择电路646配置有类似于图1中描绘的系统或图2中描绘的系统的多域动态电路结构装置。

多电压电平、多动态电路结构装置

参见图4,描绘操作具有减少的保持器电路-放电电路竞争的动态电路结构的方法的第一说明性实施例的流程图。动态电路结构可操作以将独热信号从第一电压电平(例如,Vdd_L)进行电平移位到第二电压电平(例如,Vdd_H)。

所属领域的技术人员将进一步了解,结合本文所揭示的实施例描述的各种说明性逻辑块、配置、模块、电路和算法步骤可实施为电子硬件、由处理单元执行的计算机软件或所述两者的组合。上文已大体上在其功能性方面描述了各种说明性组件、块、配置、模块、电路和步骤。将此类功能性实施为硬件还是可执行处理指令取决于特定应用和对整个系统施加的设计限制。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性,但不应将此类实施方案决策解释为造成与本发明范围的脱离。

第一动态电路结构102的第一预充电电路110包含预充电晶体管252,其说明为P沟道场效应晶体管(PFET)。预充电晶体管252具有耦合到电压供应Vdd_H(S卩,第二电压域136)的第一端子、耦合到第一动态节点130的第二端子,和经耦合以接收时钟信号118的栅极端子。

由所揭示实施例中的至少一者提供的一个特定优点是在动态电路结构的动态节点的放电期间所述动态电路结构的保持器电路未被启用。因此,在动态节点的放电期间放电电路与保持器电路之间的竞争减少,或在一些情况下被消除。因此,在动态节点的放电期间动态电路结构的功率消耗减少,动态节点放电的速度增加,且电平移位器可在较低的Vdd_L电平下操作。

第二动态电路结构104经配置以响应于时钟信号118和放电信号124而经由第二动态节点132和反相器128提供输出194。第二预充电电路112接收时钟信号118作为输入,且响应于所述输入而使第二动态节点132与电压供应耦合或去耦。第二放电电路116经配置以响应于时钟信号118和放电信号124而将第二动态节点132放电。第二保持器电路108响应于作为输入的第一动态节点130处的电压,且响应于所述输入而使第二动态节点132与电压供应耦合或去耦。举例来说,第二保持器电路108在第一动态节点130被放电时将第二动态节点132耦合到电压供应。

与图2的系统相比之下,在具有通过与PFET保持器竞争的NFET而放电的节点的常规系统中,施加到NFET栅极的电压源的低值可致使放电电流与保持器电流相当,从而减慢操作速度且对电压源设定下限。在此类常规系统中,NFET与PFET之间的比对于操作来说可为关键的,且可致使常规电压移位器易受过程变化影响。

因此,所述多个动态电路结构101可作为电压电平移位器操作,接收来自第一电压域134的逻辑高信号(S卩,经断言放电信号124)且输出第二电压域136的逻辑高信号(S卩,输出192或194)。预充电电路110、112和保持器电路106、108在动态节点130或132的放电期间停用以减少或消除竞争。在放电期间减少竞争可减少功率消耗,且可增加操作速度。电压电平移位器可以与包含竞争和/或使用来自Vdd_L的信号来启用保持器的电平移位器设计相比较低的功率、增加的速度、较大的操作范围、较低的Vdd_L和对过程变化的减少的敏感性来操作。虽然图1说明两个代表性动态电路结构102和104,但在其它实施例中,所述多个动态电路结构1I可包含两个以上动态电路结构,例如图2中说明。